HIGH-BREAKDOWN-STRENGTH SEMICONDUCTOR DEVICE

Patent number:

JP3147331

Publication date:

1991-06-24

Inventor:

NAKAMURA HIDEYUKI

Applicant:

SHINDENGEN ELECTRIC MFG CO LTD

Classification:

- international:

H01L21/331; H01L29/73

- european:

Application number:


JP19890285455 19891101

Priority number(s):

Abstract of JP3147331

PURPOSE:To offer a semiconductor device whose breakdown strength is high and whose switching characteristic is excellent by a method wherein a first region, of one conductivity type, formed on the surface of a semiconductor substrate and a second region which surrounds the region and whose conductivity type is opposite to that of the region are formed and both regions are connected by a third region whose impurity concentration is lower than that of the first region.

CONSTITUTION: A semiconductor substrate 1 is formed of an epitaxial layer of an N<-> conductivity type on a semiconductor bulk of an N<+> conductivity type. Then, a third region 8 is formed by a diffusion process or the like so as to become a P<-> conductivity type which is different from the semiconductor substrate 1. In addition, a first region 2 and a second region 3 are formed simultaneously by a diffusion process or the like so as to become a P<+> conductivity type which is diffused from the semiconductor substrate 1. An impurity concentration of the third region 6 is made lower than that of the first region 2. When the regions are formed, the first region acts as an anode in the case of a diode and as a base in the case of a transistor and the second region 3 acts as a guard ring. By this structure, a breakdown strength can be improved.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

BEST AVAILABLE COPY

⑨ 日本国特許庁(JP) ⑩ 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-147331

Int. Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)6月24日

H 01 L 21/331

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 3 (全3頁)

高耐圧半導体装置 60発明の名称

②特 願 平1-285455

22)出 願 平1(1989)11月1日

中村 @発 明 者 秀幸 埼玉県飯能市南町10-13 新電元工業株式会社工場内

東京都千代田区大手町2丁目2番1号 新電元工業株式会社 の出 類 人

明細粒

1. 発明の名称

2. 特許請求の範囲

- (1) 一の導電型をもつ半導体基体の表面に形 成した前記一の導電型と逆の導電型をも つ第1の領域と、第1の領域を取り囲ん で放表面に形成した前記逆の導電型の第 2の領域と、第1の領域と第2の領域を 接続するように該要面に形成した前記逆 の再電型で、かつ、第1の領域より低不 純物遺皮の第3の領域から成ることを特 改とする高耐圧半導体装置。
- (2) 第2の領域を複数個形成し、各第2の領 越間を剪3の領域で接続した特許請求の 範囲第(1)項の高耐圧半導体装置。
- (3) 半導体基体の表面の外周端部に第1及び **第2の領域を取り囲んで、一の導電型で、** かつ設半導体基体の表面より高不純物温

度のチャンネルストッパ領域を形成し、 **卵2の飢暖の最外郭と該チャンネルスト** ッパ領域間に、放殺外郭に接して第3の 領域を存在させた特許請求の範囲第(1) 項又は第(2)項の高耐圧半導体装置。

3. 希明の詳細な説明

-169-

本苑明は高耐圧半導体装置の構造に関するもの

従来、接合端部が半導体基体の主表面に露出する ブレーナ形等の半導体装置においては高い逆耐電 圧を得るためにガードリングを設ける機造が知ら れている。第1回はガードリングを設けた従来の 高耐圧半導体装置の断面構造図である。同図にお いて、1はN 準電型からなる半導体基体、2はP* 型導電型からなる第1の領域、3はP・型導電型 からなり、頭1の領域1を取り囲んで形成した1 木又は複数本のガードリングとなる第2の領域、 4 は N * 溥 電型からなり、 第 2 の 領域を取り 期ん で形成したチャネルストッパ領域、5は第1の領

版の電極、6は等ポテンシャルリング(EQR)、7は絶縁層である。第1切において、半導体装置の重要特性であるスイッチング時間(しょ」 及び耐圧は第1の削減2と第2の領域3の形成条件によって決定される。即ち、耐圧を上げるために、第1の削減2を深くするとしてが悪くなり、が開発を広くするとして、半導体表ではない。以、第1及び第2の領域3の接合では、半導体表ではない。以、第1及び第2の領域3の接合では、第2の領域3の方とになり、この場合も半導体状体の前續を広くすることになる。

本務明は前記せる従来投配の欠点を解消し、高耐圧で、スイッチング特性の優れた半導体投置の提供を目的とする。

第 2 図は本発明の実施例を示す断面構造図であり、 第 1 図と同一符号は同一部分をしめす。 1 の半導 体基体は、例えば N・導電型の半導体パルクト に N・再電型のエピタキシアル層により形成する。

第2回及び第3回の本発明接近の構造において、 チャンネルストッパ領域4と第2の領域3の最外間に1995年の領域8を形成する場合、第3の領域8は第5であるが、チャンネルストッパ領域との間は点線又は実験図示のようにいずれでもよい。本発明の効果はいずれ 次いで、半導体基体1と異なるP「導電型となるように拡散工程等により第3の領域8を形成する。 更に、半導体基体1と異なるP「導電型となるよう に拡散工程等により、第1の領域2と第2の領域 3を同時に形成する。又、第3の領域8は第1の 領域2より不純物設度を低く形成する。

これらの形成により、第1の領域2はダイオードの場合にはアノード、トランジスタの場合にはベース、又、第2の領域3はガードリングとしてそれぞれ作用する。なお、第1の領域2をトランジスタのベースとするときは第1の領域2内に表面からエミッタ領域を形成する。もちろん、本発明の構造は高耐圧を必要とするサイリスタ、SIT、FET等に適用し你るものである。第3回は本発明の他の実施例をしめす断面構造図であって、前図と同一符号は同一部分をあらわす。

新 3 図では P - 神電型の類 3 の餌域 8 を剪 1 及び 新 2 の 飢域、 2 及び 3 より深く形成した構造であ り、第 2 図と同一効果を得る。即ち、鄭 2 図及び 第 3 図の本 2 明の 構造によれば、電圧を印加する


の場合も生じるが、製造プロセス上は点線図示の 方が容易となる。本発明を第2図及び第3図の実 施例により説明したが、前記せるごとく、ダイオード、バイボーラ・トランジスタ、FET、サイ リスタ、SIT等、適用する半導体装置に応いて、 又、数計上の要求に応じて、半導体基体内への質 域、電極金属、糖縁被膜等の付加、削除、変更を なし得るものである。その他、実施例におし得る ものである。

本発明による簡単な構造で、耐圧を改善し、あわせてスイッチング特性を向上した高耐圧半導体装置を提供することができ、パワー用の前記せる各種の制御案子等に利用して、産業上の効果優めて大なるものである。

4. 図面の簡単な説明


第1図は従来装置の断面構造図、第2図及び第3回は本発明の実施例を示す断面構造図、第4図は特性図であり、1は半導体基板、2は第1の領

岐、3 は第 2 の領域、4 はチャンネルストッパ領域、5 は電極、6 は 等ポテンシャルリング (E Q R)、7 は粉縁層、8 は第 3 の領域である。




特群出额人

新電元工業株式会社



第2図



BEST AVAILABLE COPY